

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-175738

(43)Date of publication of application : 13.07.1993

(51)Int.Cl.

H03F 1/00

(21)Application number : 03-341655

(71)Applicant : NEC KANSAI LTD

(22)Date of filing : 25.12.1991


(72)Inventor : MATSUOKA HIDETO

## (54) SHOCK NOISE PREVENTION CIRCUIT

### (57)Abstract:

**PURPOSE:** To prevent shock noise from being caused even when there is a difference when two outputs are started by due to dispersion in the inside of an IC or dispersion in a peripheral circuit in a BTL system class B push-pull audio power amplifier.

**CONSTITUTION:** The circuit is provided newly with an OFF driver 10 and a changeover switch circuit 11. The OFF driver 10 interrupts power transistors (TRs) Q2, Q4 or its driver at the starting. After the output comes from the changeover switch circuit 11, the circuit 11 interrupts the operation of the OFF driver 10. Since the OFF driver 10 interrupts the power TRs or its driver at the start of output and the capability to give a potential difference across a speaker connecting to an output terminal is not provided at the start of output, shock noise is prevented.



(19)日本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-175738

(43)公開日 平成5年(1993)7月13日

(51)Int.Cl.  
H 03 F 1/00識別記号 庁内整理番号  
A 7350-5 J

F I

技術表示箇所

審査請求 未請求 請求項の数6(全 6 頁)

(21)出願番号 特願平3-341655

(22)出願日 平成3年(1991)12月25日

(71)出願人 000156950

関西日本電気株式会社

滋賀県大津市晴嵐2丁目9番1号

(72)発明者 松岡 秀人

滋賀県大津市晴嵐2丁目9番1号関西日本  
電気株式会社内


(54)【発明の名称】 ショック音防止回路

(57)【要約】

【目的】 BTL方式のB級プッシュプルオーディオパワーアンプにおいて、IC内部のバラツキや周辺回路のバラツキ等により、2つの出力の起動に差が生じて、ショック音が発生しないようにする。

【構成】 OFFドライバ10と切換えスイッチ回路11を新たに設ける。OFFドライバ10は起動時にパワートランジスタQ2、Q4もしくはそのドライバを遮断する回路であり、切換えスイッチ回路11は出力起動後、OFFドライバ10の動作を解除する回路である。

【効果】 出力起動時にパワートランジスタもしくはそのドライバをOFFドライバ10により遮断しているため、出力起動時に出力端子に接続されているスピーカの両端に電位差を与える能力がないので、ショック音を防止できる。



(2)

特開平5-175738

1

【特許請求の範囲】

【請求項1】少なくとも第1の出力上段パワートランジスタと第1の出力下段パワートランジスタと第2の出力上段パワートランジスタと第2の出力下段パワートランジスタを有するBTL方式のB級プッシュプルオーディオパワーアンプにおいて、出力起動時にパワートランジスタ、もしくはそのドライバを遮断するOFFドライバと、出力起動後にOFFドライバの動作を解除する切換えスイッチ回路を設けたことを特徴とするショック音防止回路。

【請求項2】請求項1のショック音防止回路において、出力起動時に第1の出力下段パワートランジスタと第2の出力下段パワートランジスタ、もしくはそれぞれのドライバを遮断するOFFドライバを設けたことを特徴とするショック音防止回路。

【請求項3】請求項1のショック音防止回路において、出力起動時に第1の出力上段パワートランジスタと第2の出力上段パワートランジスタ、もしくはそれぞれのドライバを遮断するOFFドライバを設けたことを特徴とするショック音防止回路。

【請求項4】請求項1のショック音防止回路において、出力起動時に第1の出力上段パワートランジスタと第1の出力下段パワートランジスタ、もしくはそれぞれのドライバを遮断するOFFドライバを設けたことを特徴とするショック音防止回路。

【請求項5】請求項1のショック音防止回路において、出力起動時に第2の出力上段パワートランジスタと第2の出力下段パワートランジスタ、もしくはそれぞれのドライバを遮断するOFFドライバを設けたことを特徴とするショック音防止回路。

【請求項6】請求項1のショック音防止回路において、出力起動時に第1の出力上段パワートランジスタと第1の出力下段パワートランジスタと第2の出力上段パワートランジスタと第2の出力下段パワートランジスタ、もしくはそれぞれのドライバを遮断するOFFドライバを設けたことを特徴とするショック音防止回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明はショック音防止回路に関し、特にBTL方式のB級プッシュプルオーディオパワーアンプの起動時におけるショック音防止回路に関する。

【0002】

【従来の技術】従来のBTL方式のB級プッシュプルオーディオパワーアンプについて、図面を参照して説明する。図7は従来の回路図である。図において、1は入力、2は反転回路、3は第1のドライバ、4は第2のドライバ、5は第1の出力、6は第2の出力、7はスピーカ、8は電源電圧、9は接地である。Q1は第1の出力上段パワートランジスタ、Q2は第1の出力下段パワートランジスタ、Q3は第2の出力上段パワートランジスタ、Q4は第2の出力下段パワートランジスタである。

2

トランジスタ、Q3は第2の出力上段パワートランジスタ、Q4は第2の出力下段パワートランジスタである。

【0003】次に上記BTL方式のB級プッシュプルオーディオパワーアンプの回路動作を説明する。電源電圧8が与えられていない時、第1の出力5、第2の出力6の電位は下がっている。

【0004】次に電源電圧8が与えられた時、第1の出力5および第2の出力6の電位は、中点電位（電源電圧8の半分の電位）まで上がる。これを出力の起動という（図8参照）。

【0005】

【発明が解決しようとする課題】ところで、上記の従来のBTL方式のB級プッシュプルオーディオパワーアンプでは、内部回路のバラツキや周辺回路のバラツキ等により、起動時に第1の出力5と第2の出力6の起動に差が生じて、スピーカの両端に電位差が生じてショック音が発生するという欠点がある（図8参照）。

【0006】

【課題を解決するための手段】この発明は少なくとも第1の出力上段パワートランジスタと第1の出力下段パワートランジスタと第2の出力上段パワートランジスタと第2の出力下段パワートランジスタを有するBTL方式のB級プッシュプルオーディオパワーアンプにおいて、出力起動時にパワートランジスタ、もしくはそのドライバを遮断するOFFドライバと、出力起動後にOFFドライバの動作を解除する切換えスイッチ回路を設けたことを特徴とするショック音防止回路である。

【0007】

【作用】上記の構成によると、OFFドライバにより出力起動時にパワートランジスタもしくはそのドライバを遮断しているため、出力起動時に出力端子に接続されているスピーカの両端に電位差を与える能力がないので、ショック音の発生を防止できる。

【0008】

【実施例】以下、この発明について図面を参照して説明する。図1はこの発明の一実施例のBTL方式のB級プッシュプルオーディオパワーアンプの回路図である。従来例と同一部分については同一番号で付してあるので説明を省く。図において、従来例と異なる点はトランジスタQ5～Q7、抵抗R1～R3からなるOFFドライバ10と、切換えスイッチ回路11を設けたことである。切換えスイッチ回路11は出力の起動後、動作信号を発生する回路である。OFFドライバ10は次の構成を有する。切換えスイッチ回路11にトランジスタQ5のベースが接続され、トランジスタQ5のエミッタは接地9に接続され、そのコレクタは抵抗R1、R2、R3の一端にそれぞれ接続されている。抵抗R1の他端は電源電圧8に接続され、抵抗R2の他端はトランジスタQ6のベースに接続され、抵抗R3の他端はトランジスタQ7のベースに接続されている。トランジスタQ6のコレク

(3)

特開平5-175738

3

4

タは、第1の出力下段パワートランジスタQ2のベースに接続され、トランジスタQ6のエミッタは第1の出力下段パワートランジスタQ2のエミッタに接続されている。トランジスタQ7のコレクタは第2の出力下段パワートランジスタQ4のベースに接続され、トランジスタQ7のエミッタは第2の出力下段パワートランジスタQ4のエミッタに接続されている。

【0009】上記の構成に基づき、本発明の動作を図2を参照し、次に説明する。

【0010】電源電圧8投入後、切換えスイッチ回路1は出力を出さないため、トランジスタQ5は動作せず、これによりトランジスタQ6、Q7は動作する。トランジスタQ6の動作により、第1の出力下段パワートランジスタQ2が遮断され、またトランジスタQ7の動作により、第2の出力下段パワートランジスタQ4も遮断される。

【0011】その後、第1のドライバ3、第2のドライバ4が動作し、第1の出力5、第2の出力6が起動する。この時、従来例の図8のようにIC内部のパラツキや周辺回路のパラツキにより、第1の出力5が第2の出力6より早く起動したとする。第1の出力5の電位は、起動により徐々に上がる。これにより、第1の出力5からスピーカ7を通して第2の出力6へ電流が流れ込む。ここで第2の出力下段パワートランジスタQ4はOFFドライバ10により遮断されているので、第1の出力5からの電流を引き込むことができず、第2の出力6の電位は第1の出力5と同時に上がる。このため、出力起動時のショック音は発生しない。出力起動後、切換えスイッチ回路1が動作し、トランジスタQ5は動作する。これにより、トランジスタQ6、Q7は遮断され、第1の出力下段パワートランジスタQ2および第2の出力下段パワートランジスタQ4は動作し、信号出力が可能になる。

【0012】本実施例によれば、第1の出力5または第2の出力6の電位は本来速い立上りの方の端子電位にならって他が追従する。

【0013】

【実施例2】本発明では、第1の実施例でのOFFドライバ10のような回路図に限らず、例えば図3～図6に示すような回路構成のOFFドライバ10でもよい。

【0014】図3に示す第2の実施例でのOFFドライバ10では、トランジスタQ6のエミッタが第1の出力上段パワートランジスタQ1のエミッタに接続され、トランジスタQ6のコレクタは第1の出力上段パワートランジスタQ1のベースに接続され、トランジスタQ7のエミッタは第2の出力上段パワートランジスタQ3のエミッタに接続され、トランジスタQ7のコレクタは第2の出力上段パワートランジスタQ3のベースに接続されている。

【0015】図4に示す第3の実施例でのOFFドライ

バ10では、トランジスタQ6のエミッタが第1の出力上段パワートランジスタQ1のエミッタに接続され、トランジスタQ6のコレクタは第1の出力上段パワートランジスタQ1のベースに接続され、トランジスタQ7のエミッタは第1の出力下段パワートランジスタQ2のエミッタに接続され、トランジスタQ7のコレクタは第1の出力下段パワートランジスタQ2のベースに接続されている。

【0016】図5に示す第4の実施例でのOFFドライバ10では、トランジスタQ6のエミッタが第2の出力上段パワートランジスタQ3のエミッタに接続され、トランジスタQ6のコレクタは第2の出力上段パワートランジスタQ3のベースに接続され、トランジスタQ7のエミッタは第2の出力下段パワートランジスタQ4のエミッタに接続され、トランジスタQ7のコレクタは第2の出力下段パワートランジスタQ4のベースに接続されている。

【0017】図6に示す第5の実施例でのOFFドライバでは、新たにトランジスタQ8、Q9および対抗R4、R5を設けている。抵抗R4、R5の一端はトランジスタQ5のコレクタにそれぞれ接続され、抵抗R4の他端はトランジスタQ8のベースに接続され、抵抗R5の他端はトランジスタQ9のベースに接続されている。トランジスタQ6のエミッタは第1の出力上段パワートランジスタQ1のエミッタに接続され、トランジスタQ6のコレクタは第1の出力上段パワートランジスタQ1のベースに接続され、トランジスタQ7のエミッタは第1の出力下段パワートランジスタQ2のエミッタに接続され、トランジスタQ7のコレクタは第1の出力下段パワートランジスタQ2のベースに接続されている。トランジスタQ8のエミッタは第2の出力上段パワートランジスタQ3のエミッタに接続され、トランジスタQ8のコレクタは第2の出力上段パワートランジスタQ3のベースに接続され、トランジスタQ9のエミッタは第2の出力下段パワートランジスタQ4のエミッタに接続され、トランジスタQ9のコレクタは第2の出力下段パワートランジスタQ4のベースに接続されている。

【0018】以上の実施例は、いずれも第1の実施例と同じ作用により、起動時のショック音を防止できる。

【0019】第2の実施例(図3)によれば、本来立上りの遅い方の端子電位に他が追従する。

【0020】第3の実施例(図4)によれば、第2の出力6の電位に第1の出力5の電位が追従する。

【0021】第4の実施例(図5)によれば、第1の出力5に第2の出力6の電位が追従する。

【0022】また、第5の実施例では、起動時にすべてのパワートランジスタを遮断しているため、信号が入力された状態で電源電圧8が投入された場合でも、安定して第1の出力5および第2の出力6は起動する。

【0023】また、本発明はパワートランジスタの遮断

(4)

特開平5-175738

5

6

だけでなく、パワートランジスタを駆動しているドライバ等を起動時に遮断することにより、同様の効果を得ることができる。

【0024】

【発明の効果】以上説明したように、この発明はBTL方式のB級プッシュプルオーディオパワーアンプにおいて、OFFドライバにより出力起動時にパワートランジスタもしくはそのドライバを遮断しているため、出力起動時に出力端子に接続されているスピーカの両端に電位差を与える能力がないので、ショック音の発生を防止で

10

【図面の簡単な説明】

【図1】 この発明の第1の実施例の回路図

【図2】 この発明の動作波形図

【図3】 この発明の第2の実施例の回路図

【図4】 この発明の第3の実施例の回路図

【図5】 この発明の第4の実施例の回路図

【図6】 この発明の第5の実施例の回路図

【図7】 従来技術の回路図

\* 【図8】 従来技術の動作波形図

【符号の説明】

1 入力

2 反転回路

3 第1のドライバ

4 第2のドライバ

5 第1の出力

6 第2の出力

7 スピーカ

8 電源電圧

9 接地

10 OFFドライバ

11 切換えスイッチ回路

Q1 第1の出力上段パワートランジスタ

Q2 第1の出力下段パワートランジスタ


Q3 第2の出力上段パワートランジスタ

Q4 第2の出力下段パワートランジスタ


Q5～Q9 トランジスタ

\* R1～R5 抵抗

【図1】




【図2】




(5)

特開平5-175738


【図3】




【図4】



【図5】




【図6】



(6)

特開平5-175738

【図7】



【図8】

